

IHK OSNABRÜCK • AP2 2026

KapTester V2

Kapazitätstester für Elektrolytkondensatoren
(10 μF – 10.000 μF)

Nico Schmidt

Elektroniker für Geräte und Systeme

GBS TEMPEST und Service GmbH



*Foto der fertigen
Platine einfügen*

☰ Projekt-Gliederung

🎯 01 Auftrag

Problem & Zielsetzung

🧪 02 Messprinzip

Physik & Grundlagen

🔌 03 Schaltung

System & Architektur

🐛 04 V1 – Fehler

Analyse Risiko R6

🔧 05 V2 – Lösung

Fixes & Korrekturen

06 Fertigung

Löten & Montage

🔗 07 Firmware

Software-Design C

☑️ 08 Validierung

Messung & JTPs

💡 09 Fazit

Learnings & Ausblick

🎯 Ausgangssituation & Auftrag

✖ Das Problem

- Kein Prüfmittel für große Elkos ($> 1\text{ mF}$) im Betrieb.
- DMM ungenau, zu langsam ($> 30\text{s}$) oder fehlerhaft.
- Sicherheitsrisiko durch Restladung/Verpolung.

✔ Das Ziel

- Messbereich: $10\text{ }\mu\text{F}$ – $10.000\text{ }\mu\text{F}$.
- PMOS Verpolschutz: Sicherheit für MCU & DUT.
- Autom. Entladung: $\leq 10\text{s}$ via NMOS Q2.
- Benutzerführung: OLED Interface.

✓ Vergleich UNI-T UT61E ($> 30\text{s}$) zu KapTester ($< 15\text{s}$) für 10 mF .

Idee & Messprinzip

$$C = \frac{I \cdot t}{\Delta U}$$

Technische Umsetzung

- $I = 1,042 \text{ mA}$: Konstantstrom via LM317L.
- $\Delta U = 1,1 \text{ V}$: Interne Bandgap-Referenz.
- t = Ladezeit: Hardware-Timer Messung.

C ist direkt proportional zur Ladezeit t .

Begründung $\pm 20\%$ Toleranz:

Interne Ref (10%) + Widerstände (1%) + Bauteilstreuung. Konservativ gewählt für höchste Plausibilität.

Schaltungsentwurf & System



Blockschaltbild hier einfügen

Schutz & Power

IRLML6402 (PMOS) Verpolschutz; USB 5V mit Abblockkondensatoren.

Messpfad

LM317L Stromquelle; NMOS Entladepfad mit 470 Ω Strombegrenzung.

Rechenkern

ATmega328P-AU (TQFP-32); SSD1306 OLED via I2C; 16 Testpunkte.

V1 – Kritischer Planungsfehler

Analyse (Risiko R6)

Symbol ≠ Footprint ≠ Datenblatt

KiCad-Symbol DIP-28 genutzt, aber TQFP-32 bestellt. Alle 32 Pins falsch verdrahtet. Platine V1 nie funktional.

- Lektion: Datenblatt-Validierung VOR Bestellung.
- R20 fehlte in V1 (Entlade-Risiko).

Foto V1 Platine (markiert)

V2 – Systematische Korrektur

MCU FIX

Korrektes TQFP-32 Footprint & Symbol.
Komplette Neu-Konstruktion des Routings.

SICHERHEIT

R20 (470 Ω) integriert. Schützt NMOS Q2
vor Entlade-Stromspitzen.

GATE-BIAS

Optimierung PMOS Gate-Teiler auf
1M/100k für stabiles VGS (-4,5V).

✓ DRC = 0 Fehler • Optimierte Masseflächen (Groundplane)

Durchführung & Bestückung

Makrofoto der Lötstellen

Fertigungs-Fakten

- **IPC-A-610 Klasse 2:** Industrieller Standard für Bestückungsqualität.
- **SMD-Technik:** Handlötung bei 375 °C; Fokus auf 0,8 mm Pin-Pitch des TQFP-32.
- **Reihenfolge:** Passiv (0805) → ICs → THT-Komponenten.
- **QC:** Sichtprüfung unter Lupe/Mikroskop auf Brücken & Kaltlötstellen.

</> Firmware-Highlights (v3.5)

2-AUS-3 PLAUSIBILITÄTSFILTER

```
uint32_t evaluate(uint32_t v[3]) {  
    p01 = plausible_pair(v[0], v[1]);  
    // Filtert Ausreißer (±15%)  
    if (p01 && p02 && p12) return avg3(v);  
    if (p01) return avg2(v[0], v[1]);  
    return 0; // FAIL bei Streuung  
}
```

PRÄZISESHARDWARE-POLLING

```
timer1_start();  
do {  
    adc_val = adc_read();  
    if (ovf_flag) break;  
} while (adc_val < ADC_THRESH);  
ticks = timer1_stop();  
// CPU Fokus auf Zeitmessung
```

Kino-Timing: Flackerfreie UI-Animation, dynamisch angepasst an die Ladekurve (220 ms - 450 ms) für authentisches Benutzerfeedback.

☑️ Messprotokoll & Validierung

DUT (Nennwert)	Toleranz $\pm 20\%$	Referenz (DMM)	KapTester V2
100 μF	80 – 120 μF	104,2 μF	[Daten] μF
1.000 μF	800 – 1.200 μF	985,0 μF	[Daten] μF
4.700 μF	3.760 – 5.640 μF	4.620,0 μF	[Daten] μF
10.000 μF	8.000 – 12.000 μF	9.450,0 μF	[Daten] μF

Testpunkte (JTP): USB: 5,05V; LM317: 4,45V; ADC: 1,1V linear.

Validierung: Deterministische Messung & automatischer Entladepfad erfolgreich.

Fazit & Selbstreflexion

Learnings

- **KiCad:** Routing & Footprint-Validierung.
- **SMD:** Handhabung TQFP-32 & 0805.
- **Embedded:** ATmega Timer, ISR & ADC.
- **Coding:** C-Systemdesign (Modularität).

Reflexion

- **Prototyping:** V1 → V2 Iteration lehrreich.
- **Qualität:** Firmware-Filterung steigert Hardware-Präzision massiv.
- **Ausblick:** Gehäusebau (3D-Druck) & ESR-Messung als V3 Erweiterung.

Vielen Dank!

Haben Sie noch Fragen zum KapTester V2?

Nico Schmidt

GBS TEMPEST und Service GmbH

IHK Osnabrück · AP2 2026

Technisches Datenblatt (Summary)

Elektrische Parameter

- Versorgung: 5V USB (+/- 5%)
- Ladestrom: 1,042 mA (LM317L)
- Ref-Spannung: 1,1 V (intern)

Mess-Spezifikation

- Bereich: 10 μF – 10.000 μF
- Toleranz: $\pm 20\%$ (bewusst konservativ)
- Auflösung: 16 μs pro Timer-Tick

Hardware-Komponenten

- MCU: ATmega328P (16 MHz Quarz)
- Schutz: PMOS IRLML6402
- Entladung: 2N7002 + 470 Ω

Software-Features

- 2-aus-3 Plausibilitätsfilter
- HW-Polling für Zeitpräzision
- Dynamisches Kino-Timing (UI)

* Diese Folie dient als Referenz während der Fachdiskussion.